tuggas pendahuluan percobaan 1 kondisi 10
MODUL 1 PERCOBAAN 1 KONDISI 10
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=tidak dihubungkan, B6=clock
1. Flip-Flop D (IC 7474) di UNIT 1
Input D dihubungkan dengan 1 melalui saklar B4, sehingga input D selalu bernilai 1.
Input Clock diambil dari sinyal clock B6.
Setiap kali sinyal clock (B6) mengalami tepi naik, output Q dari flip-flop D akan mengikuti input D, yaitu Q = 1.
Karena D selalu bernilai 1, output Q akan terus menyimpan nilai 1 pada setiap pulsa clock.
2. Flip-Flop J-K (IC 74LS112) di UNIT 2
Flip-flop ini adalah J-K yang bekerja berdasarkan kondisi input J dan K.
Input J terhubung ke B0 = 1.
Input K terhubung ke B1 = 0.
Input Clock terhubung ke B3 (Clock).
Kondisi kerja flip-flop J-K:
Ketika J = 1 dan K = 0, flip-flop akan set, artinya output Q = 1.
Pada setiap tepi naik clock (B3), jika J=1 dan K=0, output Q akan diatur menjadi 1.
Karena J = 1 dan K = 0 diatur secara konstan oleh saklar B0 dan B1, output Q dari flip-flop J-K akan selalu set ke 1 ketika sinyal clock aktif.
3. Clock dan Pengaruhnya
Clock (B6) digunakan untuk flip-flop D di UNIT 1 .Clock (B3) digunakan untuk flip-flop J-K di UNIT 2 .Setiap kali ada tepi naik dari clock (baik B6 maupun B3), flip-flop akan bereaksi terhadap kondisi input.
Kesimpulan:
Flip-Flop D akan terus menyimpan nilai 1 di output Q setiap kali clock (B6) aktif, karena input D selalu 1. Flip-Flop J-K akan selalu di-set ke 1 pada setiap tepi naik clock (B3) karena input J=1 dan K=0, sehingga output Q selalu 1. Jadi, pada percobaan ini, kedua flip-flop akan menghasilkan output Q = 1 secara konstan, baik pada flip-flop D maupun J-K, saat clock diaktifkan.
Komentar
Posting Komentar