LA modul 3 percobaan 3

Laporan Akhir Percobaan 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal[Kembali]

3A

3B

2. Alat dan bahan[Kembali]

1. 1. Proteus Versi 8.13
   2. IC 74192

   

   
   

   
   

   
   
   

   
   

   3. IC 74193

   
   

   

   
   
   

   
   

   
   

   4. Power Supply
   

                                           

   
   

   5. Ground
   

                                          

   6. Logic Probe

                                        

   
   

   7. SW-PSDT
   

                                         

        8. Gerbang OR

        9. clock 

3. Rangkaian Simulasi[Kembali]

percobaan 3 A

percobaan 3 B

4. Prinsip Kerja[Kembali]

Rangkaian tersebut merupakan rangkaian synchronous binary counter yang menggunakan IC 74192 dan 74193. Keduanya adalah counter sinkron, yang berarti setiap flip-flop dalam rangkaian mendapatkan sinyal clock secara bersamaan, sehingga seluruh flip-flop akan berubah secara sinkron.

Gambar 1: Synchronous 4-Bit Binary Counter

Komponen Utama yaitu IC 74192 dan 74193 adalah counter 4-bit. IC 74192 adalah counter up/down binary-coded decimal (BCD), sementara 74193 adalah up/down binary counter. Setiap IC memiliki terminal UP dan DN untuk menghitung naik atau turun. Sinyal pada pin ini menentukan apakah counter akan menghitung naik atau turun.

    Pada rangkaian ini, semua counter terhubung dengan clock secara sinkron, sehingga setiap bit dari counter akan berubah pada saat yang bersamaan.

Input clock (diwakili oleh simbol gelombang pada gambar) dihubungkan ke pin clock IC, yang menyebabkan counter menghitung setiap kali ada sinyal clock. lalu , Saklar pada rangkaian ini memungkinkan pengguna untuk mengatur apakah counter akan naik atau turun dengan menghubungkan input UP atau DN ke sinyal clock. Jika saklar terhubung ke UP, counter akan bertambah. Jika terhubung ke DN, counter akan berkurang.

    Output biner dari IC ditunjukkan oleh H0 hingga H7. Ini merupakan representasi biner dari hitungan counter, yang akan berubah setiap kali ada sinyal clock baru. lalu ,Terdapat beberapa saklar (B4, B5, B6, B7, dsb.) yang mungkin digunakan untuk presetting nilai tertentu ke counter. Dengan demikian, counter dapat dimulai dari nilai selain dari 0.

Gambar 2: Synchronous Binary Counter dengan OR Gate

    Di rangkaian percobaan 3b , terdapat gerbang OR yang menggabungkan sinyal dari beberapa saklar dan memberikan output yang diumpankan ke input clock IC 74192 atau 74193. Fungsi gerbang OR di sini adalah untuk mengontrol sinyal clock dari beberapa sumber atau mengizinkan beberapa input untuk mengendalikan counting.

    prinsip kerjanya Sama seperti pada gambar pertama, IC 74192 dan 74193 digunakan untuk menghitung naik atau turun secara sinkron. Input clock akan diberikan melalui gerbang OR, yang memungkinkan counter untuk dipicu oleh beberapa sinyal input, memberikan fleksibilitas dalam sumber clock. Prinsip kerja up/down sama seperti gambar pertama, tergantung pada apakah clock masuk ke terminal UP atau DN. Output biner (H0 hingga H7) akan berubah sesuai dengan hitungan yang ditetapkan oleh kondisi up atau down. lalu , Seperti pada gambar pertama, saklar yang disusun di sini memungkinkan pengaturan awal nilai pada counter sebelum proses counting dimulai.

    

Jadi Karena ini adalah counter sinkron, setiap perubahan clock akan menyebabkan semua bit (flip-flop) berubah secara bersamaan. Rangkaian ini dapat diatur untuk menghitung naik atau turun dengan mengatur input clock ke pin UP atau DN pada IC. Dan Saklar-saklar yang ada memungkinkan untuk memuat nilai awal atau preset ke dalam counter, dan gerbang OR pada gambar kedua menambah fleksibilitas dengan memungkinkan multiple clock sources.

5. Video Praktikum[Kembali]

6. Analisa[Kembali]

1. Analisa pengaruh pemberian input secara custom di percobaan 3 b

Jawab 

Pada percobaan tersebut merupakan rangkaian counter binary asyncronous yang mana digunakan 2 IC counter yaitu 74183 dan 74192 dimana outputnya menghasilkan 4 bit . Dengn inputan up dan down yang mana menentukan tipe counter yang digunakan pada percobaan pratikum dilakukan variasi inoutan yang mana untuk switch s4-s7 diberinoutput logika 1 , maka kondisi 1 (s0 =1 s1 ‎ =  dont care , s2=0 dan s3=dont care ) menghasilkan output full berligika 0 , sementara percobaan ke-5 dengan s0=s2=0 dan s1=s3=1 akan membentuk counter down (IIII-0000) pada IC 74193 dan (1001) - (0000) pada IC 74192  yang mana hanya berada pada desimal 9 . 

2. Pada percobaan 3a , analisa cara mengubah counter kedalam tipe up dan down . 

Pada oercobaan 3a, untuk mengubah counter up dilakukan perubahan seitch pada s1 menjadi clock sehinhga akan terbentuk counter tipe up karena s1 terhubung dengan inputan up pada kedua IC ( 74193  dan 74192 ) sementara untuk counter down , s2 diberi clock sehingga terhubung pada kaki inputan dan pada kedua IC sehingga terbentuk down counter yang perhitungan input bit dari teringgi ke terendah .

7. Download[Kembali]

HTML

Rangkaian 1

Rangkaian 2

Video